Requested Patent:

JP62092361A

Title

SHORT CHANNEL CMOS ON 110 CRYSTAL PLANE;

Abstracted Patent:

US4857986;

Publication Date:

1989-08-15;

Inventor(s):

KINUGAWA MASAAKI (JP);

Applicant(s):

TOKYO SHIBAURA ELECTRIC CO (JP);

Application Number:

US19860884962 19860714;

Priority Number(s):

JP19850232253 19851017;

IPC Classification:

H01L27/02; H01L29/04;

Equivalents:

ABSTRACT:

A monocrystalline silicon substrate having a (110) crystal plane is prepared. A CMOS transistor is formed on this substrate. An N channel MOS transistor and a P channel MOS transistor are formed in the surface of the semiconductor substrate. In each of these transistors the channel length is 1.5 mu m or less and the velocity saturation phenomenon of electrons is outstanding.

⑩ 公 開 特 許 公 報 (A) 昭62-92361

⑤Int.Cl.⁴

識別記号

庁内整理番号

匈公開 昭和62年(1987)4月27日

H 01 L 27/08

102

6655-5F

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 相補型半導体装置

②特 願 昭60-232253

郊出 願 昭60(1985)10月17日

⑩発 明 者 衣 川 正 明

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

⑪出 願 人 株式会社東芝 川崎市幸区堀川町72番地

20代 理 人 弁理士 鈴江 武彦 外2名

明 椒 割

1. 発明の名称

相補型半導体裝置

2. 特許請求の範囲

(1) 結晶方位が(100)以外の表面を有する単結晶シリコン基板と、この基板表面に設けられた実効チャネル長が1.0m以下のNチャネル型MOSトランジスタと、前記基板表面に設けられたPチャネル型MOSトランジスタとを具備することを特徴とする相補型半導体装置。

(2) 単結晶シリコン基板の表面の結晶方位が (110) であることを特徴とする特許請求の範 囲第1項記載の相補型半導体装置。

3、発明の詳細な説明

(発明の技術分野)

本発明は相補型半導体装置に関し、特にC(相 補型)MOSトランジスタに係わる。

(発明の技術的背景とその閲覧点)

周知の如く、微和なMOSトランジスタでは速 度飽和現象が起り、微糊化しても例えばスケーリ ング削から期待される程度の高性能が関待できない。従って、同じプロセスを用いても多くの電液量が得られる方法が非常に望まれている。一方、今までNMOSプロセスからの伝統でCMOSプロセスも(100)而方位をもったシリコン基板シリコン酸化酸との界面準位が少ないこと、及び電子の移動度が高く多くの電流を得ることができることが挙げられる。

しかしながら、従来技術によれば、以下に示す 関題点を有する。

①NMOSトランジスタでは、実効チャネル長が1. 〇 点以下になると、第2 図に示す如ぐ、速度飽和現象が著しくなり、この飽和速度の面方位依存性が小さいことから、電流量の両方位による
差がなくなる。なお、第2 図において、級軸は単位実効チャネル幅当たりの五種間電流比

(IDD/Weffratio、但し(100) =1))、機軸は実効チャネル長である。

②一方、PMOSトランジスタでは、ホールの

- 1 -

速度的和が比較的起りにくい。従って、実効チャネル長が1. 〇m以下になっても、第3図に示す 如くホールの移動度の差による電波量の面方位依存性が存在し、有効質量の差で説明されるように(100)面での電波量が一番小さい。

(発明の目的)

本発明は上記事情に鑑みてなされたもので、従来と比べ多くの電流量が得られる相補型半導体装置を提供することを目的とする。

(発明の顧要)

本発明者は、第2図及び第3図の特性図にもとすいて、以下の点を究明した。

①NMOSトランジスタの実効チャネル長が 1. 0四以下になった場合、CMOSトランジスタは(100)面以外の面上に形成した方が NMOSトランジスタの電流量は(100)面並 に高く、PMOSトランジスタは(100)面並 りはるかに高い電流量が得られるため、全体とし ての電流量が著しく増加する。

②従来、(100)面を用いたもう1つの大き

- 3 -

(発明の実施例)

以下、本発明の一実施例に係るCMOSトランジスタを製造工程順に第1図(a)~(c)を参照して説明する。

(1)ます、(110)を表面として持つ比抵抗2Ω・αのN型のシリコン装板1にピーク複度2×101。αααで接合課さ3μαのPウェル2を形成した。つづいて、選択酸化法により、前記整板1の表面にフィールド酸化膜3を所定の方法により形成した(第1図(α)図示)。

(2)次に、前記基板1及びPウェル2の表面

に厚さ 2 0 0 人のケート酸化酸 4 を形成した。つは は で、リソグラフィー技術により N チャネルル 域をレジスト (図示せず)で 報い、 P チャネル 即ち止のためのイオン注入即ちりンを加速電圧 2 8 0 K e V、ドーズ 超 5 × 1 0 1 2 に かを加速電圧 3 5 K e V、ドーズ 図 5 × 1 0 1 2 cm 2 の条件でイオン は 入した。次いで、レジスト

な利点である界面単位の少ないということは、現在の進んだ酸化技術による別面単位の数そのものの低下と、微細化が進んでゲート容易(Cox)が増大することによって別面単位Nssのしきい歯に与える影響(ΔVI = QNss/Cox)が小さくなったことを考えられると、次第に利点としての価値がなくなりつつある。

以上より、本発明者は、従来適り(100)面を使ってNMOSトランジスタの実効チャネル長が1.0四以下のCMSトランジスクを形成すると、電流量が多くとれずむしろ(100)而以外特に(110)面を用いた方が良いことを究明した

即ち、本発明は、結晶方位が(100)以外の表面を有する単結品シリコン基板と、この基板表面に設けられたチャネル長が1、〇mx以下のNチャネル型のMOSトランジスタと、前記基板表面に設けられたPチャネル型のMOSトランジスタとを具備し、電流量の向上を図ったことを骨子とする。

- 4 -

を除去し、リソグラフィー技術によりPチャネル 領域をレジストで覆い、Nチャネル領域にパンチ スルー防止のためのイオン住入即ちポロンイオン を加速電圧80KeV、ドース間6×10¹ ² cm 々 の条件でイオン住入し、ひきつづきしきい値 合せのためのイオン住入即ちボロンを加速電圧 3 5 K e V 、ドーズ量 1 × 1 0 1 2 cu 3 の条件で イオン注入した。更に、レジストを除去し、全面 に舞さ4000人の多結晶シリコン層を(図示せ す) をCVD法により堆積した。この後、この多 結晶シリコン質に900℃で30分間POC-ℓ3 中でリンを拡散し、パターニングして多結晶シリ コンからなるゲート電極5を形成した。ひきつづ き、Nチャネル領域をレジストで狙い、セルファ ラインで P チャネル領域に B F 2 * イオンを加速 電圧50KeV、ドーズ風5×101 5 cm2 の条 件でイオン往入した。更に、レジストを蘇去した 後、Pチャネル領域をレジストで覆い、Nチャネ ル質域にAS⁴ィオンを加速発圧50KeV.ド - ス番 5 × 1 0 1 8 cm 4 の条件でイオン住入した

- 5 -

この後、レジストを除去し、900℃、 N2 で30分間アニールし、活性化して P ウェル2 にN・型のソース・ドレイン領域 6、7を形成するとともに、基板1にP・型のソース・ドレイン領域8、9を形成した(第1図(b)図示)。

(3) 次に、全面にCVD法により路間絶縁環境としての厚さ5000人のSIO2 膜10を堆積した。つづいて、前記ソース・ドレイン領域6~9上のSiO2 膜10を選択的に開口し、全面の分からで、からで、ないで、全面の原ははり、ないの原はした。更に、パッシベーションではにより堆積した。更に、パッシベーションでしての厚さ12000人のPSG膜13をCVDにより堆積しCMOSトランジスタを製造した(第1回(c)

本発明に係る C M O S トランジスタは、第 1 図 (c) に示す如く、結晶方位 (1 1 0) を表面と してもつ N 型の単結晶シリコン基板 1 に P ウェル 2 を設け、この P ウェル 2 表面に N * 型の ソース

- 7 -

第1図(a)~(c)は本発明の一実施例に係るこMOSトランジスタを製造工程順に示す断面図、第2図は従来のNMOSトランジスタにおける単位実効チャネル幅当りの五極間電流比と実効チャネル長との関係を示す特性図である。

1 … N型の単結晶シリコン基板、 2 … Pウェル、 3 … フィールド酸化酸、 4 … ゲート酸化酸、 5 … ゲート電極、 6 、 8 … ソース領域、 7 、 9 … ドレイン領域、 10 … S i O 2 膜(層間絶縁膜)、 11 … コンタクトホール、 12 … A & 配線、 13 … P S G 膜(パッシベーション膜)。

出願人代理人 弁理士 鈴江武彦

なお、上記実施例では、シリコン基板の表面の 結晶方位が(110)である場合について述べた が、これに限定されるものではない。例えば、 (211)、(322)等でもよい。

(発明の効果)

以上詳述した如く本発明によれば、従来と比べ 多くの電波量を得られる関額な相補型半導体装置 を提供できる。

4、図面の簡単な説明

-8-

